设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › General analysis on the impact of phase-skew in time ...

12 / 2 页

返回列表发新帖

楼主: schwang

General analysis on the impact of phase-skew in time-interleaved ADCs

发表于 2013-3-16 10:34:35 | 显示全部楼层

seems good.

回复支持反对

使用道具举报

自由自在飞

发表于 2013-6-1 22:30:25 | 显示全部楼层

谢谢分享，很好的资料！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2013-6-9 04:16:05 | 显示全部楼层

能否介绍一下，给出作者时间啥的？

回复支持反对

使用道具举报

发表于 2014-12-15 20:37:23 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2016-9-7 10:00:54 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-2-4 15:23:45 | 显示全部楼层

相当棒

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-2-4 15:24:42 | 显示全部楼层

他清晰地给出了skew引起的SNR的变化，以前写过程序，验证了一下

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-2-9 02:54:44 | 显示全部楼层

Thanks!!!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

12 / 2 页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-16 03:39 , Processed in 0.016780 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表