手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
举报
原帖由 小萝卜头 于 2009-4-1 14:36 发表 登录/注册后可看大图 请问在用spectreverilog进行数模混仿时,如何将数字.v设计代码转化为symbol的形式?谢谢
没必要那么麻烦吧,你直接在外边把verilog文件仿好,用cadence直接将.v文件import进去当成一个functional就行了,cadence会自动生成一个symbol,或者你自己用新建cellview的方法建一个symbol也可以,找本混仿的书看看 ... Hellboy 发表于 2010-7-9 13:47 登录/注册后可看大图
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2025-2-24 00:28 , Processed in 0.027726 second(s), 12 queries , Gzip On, Redis On.