在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2858|回复: 8

Dual loop CDR (clock data recovery) used in high speed transceiver

[复制链接]
发表于 2009-3-23 00:23:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Hi, i am currently working on dual loop CDR design architecture used in the high speed transceiver. Mostly of the time, i am referring to the IEEE paper but hardly to understand all maybe i am still a beginner to CDR design. Can somehow show me where can i download a good reference book discussing about CDR? One more thing to ask is that what will make the chip to have high bit error rate?
发表于 2010-4-3 22:07:44 | 显示全部楼层
where can i find the relative reference?
发表于 2010-4-3 22:10:06 | 显示全部楼层
谢了 ,太好了
发表于 2011-3-6 11:06:40 | 显示全部楼层
Thanks for your sharing!
发表于 2011-3-6 11:14:06 | 显示全部楼层
I think razavi has a book talking about CDR a little bit
发表于 2011-3-7 23:02:20 | 显示全部楼层
thanks alot~~
发表于 2011-3-9 12:55:15 | 显示全部楼层
thanks!!!!!
发表于 2011-3-31 15:59:24 | 显示全部楼层
thanks!!!!!!!!!!
发表于 2011-4-13 21:43:42 | 显示全部楼层
当然是啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-19 00:08 , Processed in 0.045629 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表