在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 9607|回复: 15

SFDR仿真方法请教

[复制链接]
发表于 2009-3-13 11:10:26 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
小的现在正在仿真DAC的各项性能。周围没有人有做过这些。。用的是cadence的工具,现在遇到的困难是测SFDR,好像是需要输入一个正弦波的数字信号然后采样输出还是怎么地,然后对输出进行FFT,但是第一步就遇到困难了,要怎么样才能输入一个正弦波的数字信号,我做的10位的dac。高人帮忙指点下,感激不尽
发表于 2009-3-14 19:19:56 | 显示全部楼层
如果你能够用一个更加精确的ADC就可以了
adhl(大概是这个名字)里头有一个ideal的8-bit的ADC
“听说”可以用verilog改成任意bit的ADC,你可以用一个12bit ADC
放在DAC前面,然后给ADC input 一个analog sine wave,然后从DAC output拿到的voltage 跟你input的比较


祝你好运哈。。。我也正在学习。。。 = =+ 好烦好烦。。。

不过我是要测ADC的东西。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-3-16 13:34:36 | 显示全部楼层
ahdl里面的ideal的8bitADC,不是应该用veriloga来改吗?为什么要用verilog?我有试过做这个,生成一个veriloga的ADC,但是跑出来的结果八位都是0,不知道原因出在哪里。
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-3-19 13:54:08 | 显示全部楼层
自顶一下。。。帮忙解说一下流程吧。。。
回复 支持 反对

使用道具 举报

发表于 2009-4-5 00:52:29 | 显示全部楼层
我最近也在仿真sfdr 不过是在hspice中 也遇到些问题
共同探讨啊
qq274630217
回复 支持 反对

使用道具 举报

发表于 2009-4-5 09:06:09 | 显示全部楼层
写一个高精度的veriloga ADC比较简单,系统自带的有个10_bits的,可以照着改一下
改好后,做一个symbol,输入端接上理想的sinwave,
veriloga 模块输出的就是你需要的数字正弦波
输入你的DAC,最后在你的采样,采样的频率可以自己定,一般定为信号频率的倍数,但是不是整数倍,是一个分数的有理数倍比如  31/15     
把采样的模拟信号,做一个DFT或者FFT
可以得到SFRD,SNR,ENOB等
回复 支持 反对

使用道具 举报

 楼主| 发表于 2009-4-15 10:01:18 | 显示全部楼层
还有个弱弱的问题不明白,dac的输入只有10位,为啥要用一个比10位还高精度的adc来产生输入的正弦信号呢?
回复 支持 反对

使用道具 举报

发表于 2009-4-15 20:10:47 | 显示全部楼层
按楼上的方法建模,然后在cadence下,对你的电路进行pss仿真,就可以得到频域结果。
回复 支持 反对

使用道具 举报

发表于 2010-8-25 11:50:11 | 显示全部楼层
高手如云,学习了
回复 支持 反对

使用道具 举报

发表于 2010-8-25 17:39:59 | 显示全部楼层
Use the cadence dft function ..
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-30 17:24 , Processed in 0.029161 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表