请教14Bit流水线结构的ADC要求基准源精度是多少？

fckfly · 发表于 2009-3-12 15:39:43

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

是不是2的十四次方的倒数？计算出来好像是0.6ppm
这个未免太小了吧，好像还没见到有文章做出来的

zhanweisu27 · 发表于 2009-3-12 15:51:44

这个。。。。

你们就这样上14b的项目阿？

fckfly · 发表于 2009-3-12 15:58:55

只是预研···

还没具体的计划，难度很大，估计做不出来的

iamxo · 发表于 2009-3-12 18:55:32

你还没有理解pipeline ADC对于reference的要求，又不是要对vref进行量化。
vref只是用来在Mdac和comparator里用，一般的bandgap vref都只有几~十几mV的偏差，对每个stage的
量化根本不会有影响(stage bit<=4)。vref主要是要有驱动能力（Mdac）和低的噪声就可以了，不需要达到
你说的这么高的精度。