传输门的问题

standup · 发表于 2009-3-12 11:54:49

您需要登录才可以下载或查看，没有账号？注册

x

在仿真时由于传输门pmos的B和S接法不同产生了不同的波形，见图
经过分析认为可能是由于电荷分享造成的，从电流情况看来，应该没有明显漏电，而且在ctrl变低时输出稍微变高，实在不理解，请大侠指导
若把负载电容增大，则没有上升的情况，下降情况也变得弱一些
pmos的衬底接上vdd就正常了

fuyibin · 发表于 2009-3-12 12:26:08

都贴些.bmp格式的图片，让人怎么看啊
有心帮你，无力回天啊
这就是细节，细节很重要

ronialeonheart · 发表于 2009-3-12 13:13:16

pmos的衬底怎么能连接输入呢要接Vdd
否则当输入由高转为低时 drain端（P）和衬底（N）不就正偏了
晕

sillier · 发表于 2009-3-12 13:28:10

Maybe he is worried about other format will lost the detail.

standup · 发表于 2009-3-12 15:10:51

谢谢ronialeonheart，当时确实没想到正偏，只是想通过源漏相接减少衬偏效应的影响，也忽略了沟道电荷对负载的充电，多谢指点

fuyibin · 发表于 2009-3-13 19:34:40

原帖由 sillier 于 2009-3-12 13:28 发表

 登录/注册后可看大图

Maybe he is worried about other format will lost the detail.

bmp格式的图你不嫌大啊，好几M一张
网速有限，没办法
为什么不存成jpg或者其他格式

zhaowenlee · 发表于 2009-3-29 20:17:54

学习了，呵呵

xzyaya · 发表于 2009-4-7 10:30:27

这图基本看不清啊

qcf1987 · 发表于 2011-12-20 13:39:16

学习了

MicroEpzc · 发表于 2018-12-12 08:44:20

我想请教一下，这个实现的逻辑是与门的逻辑吗？

学习了