在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3127|回复: 4

请教:设计PLL中如何看输出频谱

[复制链接]
发表于 2009-3-10 16:37:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教一下大家,我现在在设计一个PLL,我不知道如何得到输出的频谱。cadence的tool下有自带的DFT工具,但我用了一下,感觉结果不大对。各位版友一般是怎么做这件事的。
发表于 2009-3-10 16:59:16 | 显示全部楼层
就是用DFT,你去看看帮助文档吧
发表于 2009-3-10 18:02:30 | 显示全部楼层
若问一下 DFT 是什么意思啊
 楼主| 发表于 2009-3-13 19:58:19 | 显示全部楼层

问题已解决

问题已经解决。之前有人告诉过我,用cadence自带的DFT不太准。所以我就自己用matlab做的fft。谢了。
发表于 2010-10-5 09:20:55 | 显示全部楼层
请问怎么将cadence仿真结果倒入matlab作fft? thx
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 11:49 , Processed in 0.064570 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表