设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL 程序设计教程所有源代码

1 2 3 4 567 8 / 8 页下一页

发新帖

楼主: pili_xuel

Verilog HDL 程序设计教程所有源代码

发表于 2009-9-18 16:48:23 | 显示全部楼层

111

实打实啊啊啊

回复支持反对

发表于 2009-9-19 23:00:41 | 显示全部楼层

thanks.

leaning

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-9-21 18:59:59 | 显示全部楼层

1那本书哦

回复支持反对

发表于 2009-9-21 22:30:00 | 显示全部楼层

大力支持好东西

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-10-5 20:49:40 | 显示全部楼层

谢谢楼主了。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-10-7 00:52:14 | 显示全部楼层

非常感谢楼主的资料！

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2009-10-14 21:05:52 | 显示全部楼层

RE: 基于Quartus2的Verilog实例详解 [修改]

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2009-11-30 19:38:57 | 显示全部楼层

thanksss

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2010-6-12 10:36:10 | 显示全部楼层

Thanks
有些参考意义，谢谢啦！

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2010-7-9 17:18:27 | 显示全部楼层

很好的资料

回复支持反对

1 2 3 4 567 8 / 8 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-5-28 07:31 , Processed in 0.027158 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表