在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21759|回复: 149

我自己总结的ISE详细步骤,包括对各种仿真阶段的理解与方法

[复制链接]
发表于 2009-2-26 19:37:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,ISE的设计步骤繁多,初学者容易搞不清各步骤的先后及作用,这里我做了一个总结,希望抛砖引玉,大家有什么经验也可以一起探讨,文中参考了xilinx官方文档,以下是前面几步,这里把仿真单独编号。


1)
新建工程

2)
生成原文件

手段CORE Generator Module
Language Templates

3)
check syntax

Behavioral simulate
我觉得从Synthesis and Simulation Design Guide文件看,应该先RTL Simulation (that is, Behavioral simulate )。其实没有关系,综合和RTL仿真的顺序无所谓,这两个不一定要谁在前

己见:注意跑行为仿真前是不需要综合的,仅是RTL代码仿真

参考:[In-Depth Tutorial] Chapter 4 P91

4)
Synthesis
步骤:Entering Constraints (xcf格式) -> Entering Synthesis Options -> Synthsizing
参考:[In-Depth Tutorial]P43-P50

。。。
。。。在附件中

ISE详细步骤.pdf

334.37 KB, 下载次数: 767 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2009-3-1 13:05:36 | 显示全部楼层
下来看看
LZ辛苦了~
发表于 2009-3-8 13:48:35 | 显示全部楼层
楼主辛苦,初学者的福音。
发表于 2009-3-10 15:10:46 | 显示全部楼层
INTERCONNECTION NOISE IN VLSI CIRCUITS
发表于 2009-3-11 13:32:21 | 显示全部楼层

好贴

谢谢楼主,辛苦了,难得的一线资料
发表于 2009-3-11 15:43:56 | 显示全部楼层
支持共享精神
发表于 2009-3-19 22:14:20 | 显示全部楼层

xinkuxinku

发表于 2009-3-20 11:16:51 | 显示全部楼层
雖然目前不用xilinx的FPGA,但哪一天會用到說部一定。
发表于 2009-3-23 20:21:55 | 显示全部楼层
支持共享精神
发表于 2009-3-25 16:31:07 | 显示全部楼层
谢谢拉
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-19 00:19 , Processed in 0.042070 second(s), 12 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表