在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: daxigua179

史上最强的ADC出现了

[复制链接]
发表于 2009-2-28 12:43:00 | 显示全部楼层
一般来说,业界的顶级公司都会有技术储备的,发布的东西不一定是最强的。

LZ给的可能是目前已公开的最强的东西,大家没必要太较真,探讨学术才是主要目的。
发表于 2009-2-28 15:16:43 | 显示全部楼层


原帖由 daxigua179 于 2009-2-28 12:29 发表

的确是这样,但是你能见到这样的产品吗,如果不发paper,总得拿出来卖吧,
否则做这个有什么用,难道放在家里做装饰?



作10Gigbit  PHY 的公司都有800Ms/s - 1Gs/s 10-11b pipelined ADC. 这个是基本要求,比如说marvell, broadcom, realtek, 还有一些startup.  都是SOC
Aglient 等作示波器的公司都是自己内部作几十Gs/s 的ADC, 专门给他们的示波器用。

ADI, national semi 也有给军队专门作的类试芯片,只是你在市场上买不到而已。

不要以为人家没作
发表于 2009-3-4 15:53:31 | 显示全部楼层
真是厉害,下来参考一下。
发表于 2009-3-8 12:35:49 | 显示全部楼层
今天终于完成了自己的数模混合设计的芯片,交到了fundry厂,好累啊,连续几天20小时的工作,不过交上去了下面就可以做测试了。+ x& k  {& o2 c, M( t
数模混合的确不同于单一的数字或是模拟,写一点东东和大家分享。; e5 T- O, D' C( s; K7 U% ]5 ]
' M; O8 \' e6 C+ Q* X% ^
首先,他用到了当前绝大部分的工具,例如我的设计用到了主要的工具:1 }, D6 v+ B7 A: n" A) U
前端,NC_verilog(Modelsim),Hspice, DC,PT1 U% }& e: Y- w
后端,Astro,
5 [( C0 Q8 m0 M2 R3 r; `版图,Virtuso,
$ F5 N6 E# k( q& j# J/ W
Post-layout simulation要用到Hspice( E, N# C  p1 L. Y6 ^! a* D

2 l( p* @" h! {% Y9 T% U经验总结,
: Q. b. o1 e' ^6 V1,要用NCverilog做SDF时序验证,modelsim有多余的报错,要修改SDF文件,好像不兼容。
9 b% B% A. w7 J8 K9 E, G* z
2,annotate一定要做,必须是MET,否则无法完成post-layout simulation.
% t( W8 j; Q. c! K  k6 b2 `1 {3,做版图,一定要定义好Grid〉0.05,否则会出现off-grid.无法通过的。
; s) Q' c$ n( @% q& j
4,仅仅作diva验证是不可以的,一定要做dracula.# i% Z2 N5 g' u  Z; S7 ]0 r
5,含有电阻和电容的电路,有时候使用的抽取文件是不同于单一的CMOS器件的。要有修改这些文件的能力。
) \8 E; s, d3 Z* l! W6,版图最好不要采用不规则图形,否则容易产生off-grid现象。
# s4 K# ^, _+ X. M$ B) v/ k7,做大规模混合电路,要先分配好各自的面积,相关联的cell要在一起,减少后来的走线。
  U1 J7 h! W& T6 E( n
8,手工布版图还是可以减少芯片的面积的。; Z  ?, g% p  m' v; ?9 x, ^/ u

" `7 L: `8 ~3 {- ?0 d) @先写这些把,; Y# b# b* t- O2 B" ^- I
) {% I3 }0 e6 e( f' ]
追加,( n  M# A$ R* l
1。做DC的时候,要调整好时间约束,要用脚本来实现,否则容易出错。用脚本实现,有问题可以修改脚本立刻得到新的gate-code. 节约大量时间。  u5 t, B& ]& g9 p! Q* d' \3 z: t
2。抽取layout netlist之前,一定要在layout中加pin name, 否则网表中全是数字,无法实现后仿真。
发表于 2009-3-8 21:33:00 | 显示全部楼层
猛!!!!!!!!!!!!
发表于 2009-3-9 01:25:49 | 显示全部楼层
Actually, this paper is not so practical and only accdemic reserach type paper.  Industry-type ADC, 1GSPS 14bit ADC is seen in 2007 already in 90nm CMOS
发表于 2009-3-9 16:03:04 | 显示全部楼层
大家讨论的Agilent的paper
能不能给个链接或者相关信息我去下载看看。
发表于 2009-3-9 16:10:26 | 显示全部楼层
Ken Poulton
ISSCC2003  20g/s 8b adc
发表于 2009-3-9 16:11:40 | 显示全部楼层
顶一个
发表于 2009-3-9 18:56:06 | 显示全部楼层
什么东西呢,下载了看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 03:48 , Processed in 0.022609 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表