FFT Verilog RTL 经过测试与Altera FFT IP相当

bulebirdfpga · 发表于 2009-3-27 21:39:33

谢谢，我这菜鸟多亏有你这么无私的人，谢谢啊

clarbee · 发表于 2009-3-28 11:34:44

提示: 作者被禁止或删除内容自动屏蔽

ygece · 发表于 2009-4-6 18:02:36

好东西正在研究这个东西谢谢楼主

oaktwig · 发表于 2009-4-6 19:20:20

请问块浮点在FPGA中怎么实现？符号扩展的规则是什么？判断溢出的标志是什么？
谢谢！

wccs · 发表于 2009-4-13 21:47:08

thank you very much

gaochao9898 · 发表于 2009-4-21 17:24:46

rom512x10_sin_sp和rom512x10_cos_sp怎么找不到呢，或是怎么建立呢？是不是缺少这两个文件？

cjchang1 · 发表于 2009-4-22 01:03:24

Thanks a lot !!!!!!!!!!!!!!!!!!!!!!!!!!!

yinfun · 发表于 2009-5-1 07:16:58

简单看了一下，确实写得不错的。

yygh18104 · 发表于 2009-5-2 10:04:08

lz可以稍微分析下你的代码吗？谢谢。程序我看过了，写的很好，不过，还是有一些不懂得地方，谢谢指教。

chenjun0789 · 发表于 2009-5-2 10:08:08

这么多人都说好，下载下来看看先！

:lol

clarbee clarbee 当前离线积分 0 头像被屏蔽	发表于 2009-3-28 11:34:44 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
clarbee clarbee 当前离线积分 0 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

谢谢，我这菜鸟多亏有你这么无私的人，谢谢啊