发表于:2008-10-20 9:38:00
周末两天里,放下陈见,通读了一遍第四章。
客观的说,翻译有些错误,译者的语言功底也有待提高,但态度比较端正。书还是值得看一下的,并没有我之前说的那么差。
另外,不管是哪个语言的版本,我感觉都不是很容易读懂。如果之前没有看过writing testbenches using systemverilog的话,这本VMM我认为是很难看懂的。而且writing testbenches using systemverilog和VMM在细节上也有很多不一致,也不能完全按照writing testbenches using systemverilog里的概念来读VMM。
发表于:2008-9-19 9:07:00
原文 Using pre-simulation response prediction with dynamic response checking lets a simulation report any discrepancy while the design is in or near the state where the error occurs.
译文 当设计处于或接近发生错误的状态时,采用动态响应检查机制的仿真前,响应预测在仿真期间会报告观测到的响应与期望相应之间出现的任何失配。
在我看过的前两章中,类似的翻译非常多。大家觉得,这句话的翻译水平怎样?绕过英文学习vmm,看来是不太可能的。