请教关于LDO的问题

xiaxiaomingc1 · 发表于 2009-2-23 11:13:28

振荡是因为loop没有做好,phase margin不够。Load regulation有可能是因为loop gain不够大，另外，也有可能是量测的问题，在重loading时，bounding wire和PCB连线会造成比较大的voltage drop,如果你的line regulation量测结果比较好的话，可以排除loop gain不够大的可能性。

xiaxiaomingc1 · 发表于 2009-2-23 11:13:28

振荡是因为loop没有做好,phase margin不够。Load regulation有可能是因为loop gain不够大，另外，也有可能是量测的问题，在重loading时，bounding w

xiaxiaomingc1 · 发表于 2009-2-23 11:21:58

原帖由 USTM 于 2009-2-20 18:00 发表

 登录/注册后可看大图

首先,非常感谢你的回复.

其次,基准无振荡现象,LDO输出环路PM70度是在25摄氏度tt状态下,ESR电阻为50毫欧,电流为150mA.现发现问题:25摄氏度时ff,fs,sf等corner下PM变化不大,但是在ss,PM只有40度,估计这就是问题 ...

你都依赖陶瓷电容的ESR做补偿了？！那你SPEC的带宽是不是要求太高了点儿啊？一般用电解电容的ESR做补充的比较多。

USTM · 发表于 2009-2-24 10:47:28

原帖由 xiaxiaomingc1 于 2009-2-23 11:13 发表

 登录/注册后可看大图
振荡是因为loop没有做好,phase margin不够。Load regulation有可能是因为loop gain不够大，另外，也有可能是量测的问题，在重loading时，bounding w

非常感谢你的建议,你说的SUPER FOLLOWER 是利用负反馈，在op的out和PMOS的gate之间加一个低输出阻抗的buffer

这样就又会存在其他问题，比如说EA的输出摆幅，LDO的输出负载范围等的平衡~~~~~~~~

[ 本帖最后由 USTM 于 2009-9-29 15:49 编辑 ]