在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 9666|回复: 1

design does not contain any logic

[复制链接]
发表于 2009-2-15 16:43:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我先用block tool创一符号块,后用verilog写了一个简单的与门程序,一编译就这错误Error: Can't synthesize current design -- design does not contain any logic .本人刚学,请高人们讲讲原因 程序:module and_2(A, B, C);    input A;    input B;    output C;    assign C=A&B;endmodule
发表于 2009-5-5 21:23:48 | 显示全部楼层
你只能进行仿真验证不能进行综合
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 21:51 , Processed in 0.016032 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表