design does not contain any logic

ypc100 · 发表于 2009-2-15 16:43:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我先用block tool创一符号块，后用verilog写了一个简单的与门程序，一编译就这错误Error: Can't synthesize current design -- design does not contain any logic .本人刚学，请高人们讲讲原因程序:module and_2(A, B, C); input A; input B; output C; assign C=A&B;endmodule

zhangfuquan · 发表于 2009-5-5 21:23:48

你只能进行仿真验证不能进行综合

design does not contain any logic

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2