SerDes调试

xiyangyang

SerDes调测时由于有预加重、均衡、输出摆幅等诸多配置，使得SerDes的调通非常费时费力。
各位大虾有没有可以通用的经验或教材？SPICE全链路仿真的准确性有没有保证，是否可能靠仿真来进行配置？

sun_ic

仿真是必须的。至少给你一些guide line。一般来说需要根据链路的长短和衰耗情况来配置。
仿真的准确度建立在model精确与否的基础上。一般厂家给出的model比较可靠。比如serdes，connector厂家的。关键的不确定性来自于自建的model。PCB的参数最为重要，可以从要制版的厂家拿到。一定不要用通用的参数，要从制版厂家拿
对于自建参数包括传输线参数，过孔（via）。一般传输线如果是用HSPICE的话，最新的field solver比较精确。它是直接解电报方程得到的。比lumped elements要精确。via的modeling比较复杂，尤其是dangling via的情形。尽量用through-hole。简单via的modeling，比如howard johnson的书中有叙述。但更精确的方法要靠测量得到。
如果以上的modeling都考虑到的话，仿真应该可以做为配置serdes依据。

xspartan

难度基本超出你的想象，需要很强的背景和积累

xiyangyang

sun_ic大虾的回答很专业啊！
常用的介电常数因为是恒定值，仿真可遇到收敛性问题，厂家会提供宽带频变介电常数吗？
另外，由于配置遍历的情况太多，Hspice对复杂网表的处理速度也是问题啊！

sun_ic

个人认为介电常数不需要那么精确。因为PCB制版的impedance control也就做到+-10%。由于工艺一致性问题，所以使用太精确值的必要性也降低了。
感觉对serdes信号质量最受影响的有 1）分布电容，尤其接受器件的package电容   2）via引入的分布电感  3）传输线的不连续性  4）connector的性能 5）当然pre-amphasis和equalizer等，这跟serdes的设计水平有关了，与PCB连接系统关系较小。 这其中PCB设计能控制的最重要的就是via。能不用最好不用。用的话也尽量用through-hole，并去掉中间层不连线的pad
要得到比较准确的仿真，激励源的建立很重要。只用简单的01周期信号难以仿真最坏的情况。一般需要一个伪随机的pattern，在仿真器的scope上做周期性的叠加，以形成眼图来确定幅度和抖动的容限。测试什么协议，建议用该协议推荐的伪随机序列的级数。

email_gz

还是自适应的好呀

大龄青年

感觉板子做好了最重要

standy

我想 做 仿真，可惜遇到了阻碍，超郁闷啊！