在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!) 创芯人才网--重磅上线啦!
查看: 4386|回复: 3

[原创] IS引脚何时为低电平?

[复制链接]
发表于 2004-6-15 14:45:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 cjsb37 于 2013-4-29 09:22 编辑

240的IS引脚与外部器件的引脚相连后,啥时候会置为低电平呢?是不是在使用OUT(IN)指令时,自动置为低电平呢?如果不是,那么认为该怎么控制???
还有我通过上拉电阻已经将DSP的RS引脚拉高,但是有的时候就会早点变化为低电平,原因可能出在什么地方呢?

多谢!!!!!!!!!!!!!!!





发表于 2004-6-16 10:14:50 | 显示全部楼层

IS引脚何时为低电平?

是的,,当执行io操作的时候,,is就会变低。。
你说的“早点变化”是什么意思?
rs引脚可以输入也可以输出,,
 楼主| 发表于 2004-6-16 11:31:54 | 显示全部楼层

IS引脚何时为低电平?

不好意思,是“自动拉低”
发表于 2004-6-16 13:11:05 | 显示全部楼层

IS引脚何时为低电平?

可能你程序里面配置了复位寄存器吧。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 12:01 , Processed in 0.020309 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表