在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3529|回复: 1

Verilog實現電路的編碼的問題?

[复制链接]
发表于 2009-1-7 00:07:05 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位版上大大好,最近在學習寫Verilog,學長拿下列兩個電路要我們用Verilog的Gate level去實現它,請問各位版大,有人知道要怎麼做比較好嗎?請給我一個方向,因為現在還不知道下面這兩種電路的實際電路是什麼,所以請各位教我如何用Verilog去寫。

1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree

2)A 16-bit Ladner-Fischer adder.
头像被屏蔽
发表于 2009-1-7 09:27:07 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-14 12:06 , Processed in 0.016325 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表