Verilog實現電路的編碼的問題？

dante5323 · 发表于 2009-1-7 00:07:05

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。

1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree

2)A 16-bit Ladner-Fischer adder.

kan77123 · 发表于 2009-1-7 09:27:07

提示: 作者被禁止或删除内容自动屏蔽

kan77123 kan77123 当前离线积分 60 头像被屏蔽	发表于 2009-1-7 09:27:07 \| 显示全部楼层提示: 作者被禁止或删除内容自动屏蔽
kan77123 kan77123 当前离线积分 60 头像被屏蔽	EETOP创芯人才网简历投递入口
	回复支持反对举报

Verilog實現電路的編碼的問題？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2