在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2442|回复: 5

Verilog HDL初学者如何能够尽快入行呢

[复制链接]
发表于 2009-1-5 11:09:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请大家各自分享一下经验,以给我们一些帮助。
发表于 2009-1-11 15:32:38 | 显示全部楼层

怎样才能快速入门

多看示例程序了。
看硬件设计的教程
自己设计几个经典模块就行了
发表于 2009-1-12 08:24:32 | 显示全部楼层

我的經驗

分享個人自家學習的狀況:

1. 先有一套FPGA/CPLD開發工具IDE, example: Quartus or ISE
2. 參考書籍中的範例及語法
3. 試著搞懂Functional / Post simulation
4. 實際下載到FPGA/CPLD驗證
5. 找題目練習
发表于 2009-1-12 14:51:56 | 显示全部楼层
熟悉语言的同时要将综合后的电路和时序的概念建立起来,渐渐就很不错了。
发表于 2009-1-12 18:56:49 | 显示全部楼层
刚来eetop学习。
发表于 2009-1-12 23:23:21 | 显示全部楼层

呵呵

对照着示例自己模仿着描述硬件结构
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-5-13 00:35 , Processed in 0.024812 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表