设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端资料区 › 设计里同时使用VERILOG和VHDL，大家是怎么做综合的？ ...
返回列表 发新帖
查看: 2790|回复: 2

设计里同时使用VERILOG和VHDL，大家是怎么做综合的？

[复制链接]
blue1101
发表于 2008-12-26 14:27:57 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
大家一般是怎么处理的？
设计

相关帖子
回复

举报

blue1101
 楼主| 发表于 2008-12-26 14:40:37 | 显示全部楼层
自己顶下！！！
回复 支持 反对

举报

scsunjia
发表于 2008-12-26 17:24:32 | 显示全部楼层
现在的综合器一般都支持混合编程的
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 06:02 , Processed in 0.015544 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表