在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5636|回复: 18

High-level design case of a switched-capacitor low-pass filter using Verilog-A

[复制链接]
发表于 2008-12-26 13:15:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Verilog A paper as title!

Lauwers.pdf

53.61 KB, 下载次数: 161 , 下载积分: 资产 -2 信元, 下载支出 2 信元

Verilog-A paper

发表于 2008-12-27 11:49:01 | 显示全部楼层
have a look
发表于 2008-12-27 11:51:11 | 显示全部楼层
http://www.eda.org/verilog-ams/htmlpages/
sample_lib.bedm.html#Ideal_Switch
发表于 2008-12-27 20:26:17 | 显示全部楼层
1111111111111111111111111111111
发表于 2008-12-27 20:35:53 | 显示全部楼层
THanks
发表于 2008-12-27 20:56:16 | 显示全部楼层
Thanks for sharing!!
发表于 2009-12-6 12:52:11 | 显示全部楼层
thansk a lot~~
发表于 2009-12-6 13:04:00 | 显示全部楼层
thans ka lot~~
发表于 2010-6-17 22:22:42 | 显示全部楼层
ding ding ding
发表于 2012-2-27 11:41:03 | 显示全部楼层
谢谢分享 一睹为快
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-26 23:37 , Processed in 0.032685 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表