在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lordbyron

模拟IC设计-我的成长历程

[复制链接]
发表于 2009-2-23 13:46:48 | 显示全部楼层
好文章,要顶起来.
发表于 2009-2-23 14:13:22 | 显示全部楼层


原帖由 lordbyron 于 2008-12-30 22:12 发表
实际上问题的现象和书中所讲是有区别的,甚至有矛盾的地方。在建模中我对发生问题的可能性进行了研究,对问题发生的可能行也进行了猜测,
同时对电路进行了仿真。为了做仿真,我又学习了VerilogA语言,进行了简单建 ...




写得太好了,要好好读一下
发表于 2009-2-23 20:01:38 | 显示全部楼层
楼主说的真好!!!
发表于 2009-2-23 22:51:41 | 显示全部楼层
受教了!
发表于 2009-2-24 15:19:27 | 显示全部楼层
搬着板凳坐着看
发表于 2009-2-24 16:37:49 | 显示全部楼层
看不太懂,不过thx LZ for sharing experience, It's very valuable !
发表于 2009-2-24 17:44:34 | 显示全部楼层
楼主能把电路建模需要看那些书进阶说下吗?真的很佩服楼主
发表于 2009-2-25 17:41:18 | 显示全部楼层
不知道楼主采用什么样的架构?
SC  还是其他半数字类型?
参考源的noise level是多少?
普通工艺(UMC SMIC 0.18)1.8V电源设计出100db真是不可思议.
愿作者继续
发表于 2009-2-26 11:28:00 | 显示全部楼层
ee maked read it later
发表于 2009-2-26 18:18:30 | 显示全部楼层
好东西啊!
多谢共享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 04:21 , Processed in 0.021608 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表