在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2550|回复: 6

求教:用spectreVerilog跑混合仿时Verilog代码跑不出来!

[复制链接]
发表于 2008-12-19 11:06:44 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
求教为什么在modelsim下跑好的Verilog代码在spectreVerilog下跑不出来?输出全是零?为什么呀!
那位大侠知道的话,请不吝赐教,小妹甚是感激!
发表于 2008-12-19 15:05:11 | 显示全部楼层
1,检查下digital stimuli 设了没有

2,接口电平设置是否正确
发表于 2009-1-8 17:42:48 | 显示全部楼层
最主要的就是有没有设端口电压的信息
发表于 2010-6-29 22:28:37 | 显示全部楼层
新手帮顶
发表于 2010-12-15 13:39:17 | 显示全部楼层
dddddd
发表于 2011-4-21 17:22:06 | 显示全部楼层
shide .设置好电压阈值
发表于 2012-4-24 09:50:00 | 显示全部楼层
www www ww
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:43 , Processed in 0.019727 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表