在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8021|回复: 27

verilogHDL中多驱动源的解决办法

[复制链接]
发表于 2008-12-17 22:07:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
新手在初学Verilog时很容易出现线与的问题,也就是多驱动源的问题。这篇论文给出了一种解决方法。

HDL设计中多驱动源问题的一种解决方法.rar

663.38 KB, 下载次数: 158 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-12-18 10:16:21 | 显示全部楼层
xiexiexiexie
发表于 2008-12-18 10:21:43 | 显示全部楼层
xiexiexiexie
发表于 2008-12-18 10:23:50 | 显示全部楼层
xiexiexiexie
发表于 2008-12-18 10:26:19 | 显示全部楼层
xiexiexiexie
发表于 2008-12-18 10:27:34 | 显示全部楼层
xiexiexiexie
发表于 2008-12-18 10:30:26 | 显示全部楼层
xiexiexiexie
发表于 2009-1-1 21:00:31 | 显示全部楼层
xiexiexiexie
发表于 2009-1-10 20:04:08 | 显示全部楼层
谢谢  看一看
发表于 2009-1-11 15:20:37 | 显示全部楼层
hao    顶下
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 09:41 , Processed in 0.025344 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表