在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3483|回复: 3

DC的一个错误

[复制链接]
发表于 2008-12-8 11:51:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
打开design analyzer后,当我read一个VHDL/verilog文件时就会出错退出
error:id=445313
the tool has just encountered a fatal error:
If you encountered this fatal error when using the most recent Synopsys releas,submit this stack trace and a test case that reproduces the problem to the synopsys support
Ftal: Internal system error, can not recover

不知道哪位大侠遇到过这种问题,帮小弟看一下问题出在哪儿,感激不尽
发表于 2008-12-10 21:07:39 | 显示全部楼层
没办法。。兼容性问题。。。。用脚本吧。。呵呵 。。。。比GUI好。
发表于 2008-12-10 21:25:15 | 显示全部楼层
呵呵,赞成楼上的意见。不要用GUI了,写脚本吧,又快又方便
发表于 2008-12-14 22:40:30 | 显示全部楼层
初学者,也来看看
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 04:45 , Processed in 0.014542 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表