|
马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。
您需要 登录 才可以下载或查看,没有账号?注册
x
打开design analyzer后,当我read一个VHDL/verilog文件时就会出错退出
error:id=445313
the tool has just encountered a fatal error:
If you encountered this fatal error when using the most recent Synopsys releas,submit this stack trace and a test case that reproduces the problem to the synopsys support
Ftal: Internal system error, can not recover
不知道哪位大侠遇到过这种问题,帮小弟看一下问题出在哪儿,感激不尽 |
|