在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2856|回复: 6

《模拟电路版图的艺术》中电容的问题

[复制链接]
发表于 2008-12-5 10:03:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
A circuit designer usually attempts to connect an MOS capacitor
so that the lower plate connects to the driven node (the one with the lower
impedance). Swapping the two electrodes of an MOS capacitor may load a highimpedance
node with unwanted parasitics and can potentially cause circuit malfunctions.

请问下划线处此高阻抗节点会导致电路失效?
发表于 2008-12-5 10:13:00 | 显示全部楼层
能给出上下文环境吗?
发表于 2008-12-5 21:10:44 | 显示全部楼层
没理解意思
发表于 2009-11-12 14:12:44 | 显示全部楼层
shaya
发表于 2010-5-12 23:49:30 | 显示全部楼层
看看 ,谢谢分享~~
发表于 2011-3-30 12:00:03 | 显示全部楼层
高手出手啊!!!!!!
发表于 2011-3-30 13:21:39 | 显示全部楼层
电容一极串进去一个高电阻,有些电路会变差、出错,就这样啊,具体有没有问题看电路的需求了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-12 16:26 , Processed in 0.027781 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表