buck dc-dc?

nesta · 发表于 2008-12-2 16:13:47

您需要登录才可以下载或查看，没有账号？注册

x

当clock开关频率在2MHz左右时
design需要特别注意哪些问题呢？
我的系统model工作稳定
但实际电路在很大的duty-cycle外加轻载时就是不稳
而把clock频率降到600kHz就没问题

sisc1525 · 发表于 2008-12-3 17:43:17

说明你的model在轻载下不准撒.

lddic · 发表于 2008-12-4 20:30:15

能工作在那么高的频率下嘛！

gibbscn · 发表于 2008-12-7 14:04:05

是不是noise引起的，频率高了OSCjitter大了？频率低了可以忍受了？

nesta · 发表于 2008-12-8 17:25:52

看了仿真结果，算了环路delay，发现超过了最大占空比时PMOS截止时间了，所以max-duty-cycle和环路共同起作用
在重载时电感电流就有抖动，不过电流大，抖动不明显
轻载就很明显了

semiartist · 发表于 2008-12-29 18:25:49

一般就300k, 600k, 最高不到1M哦，是不是太快了？

blachen · 发表于 2008-12-31 09:24:46

你的开关管的速度能达到2M吗？什么型号的

kumar19 · 发表于 2009-11-24 12:36:34

thanks for informatiion

jarviszh · 发表于 2009-11-25 22:04:13

good analysis!

XUSHICAI · 发表于 2010-1-31 20:40:07

学习大家的分析方法

站长推荐 /2