【原创】EMC,信号完整性，电源完整性仿真期刊连载

ffenghai · 发表于 2008-12-26 10:18:22

Thank you very much!!

wuzenghai · 发表于 2009-1-15 20:03:58

: Prentice Hall Modern Semiconductor Design Series

jiayansi · 发表于 2009-2-3 15:28:23

仿真期刊六

------ 裸板通过EMC测试成功案例

本文是一篇将信号完整性知识、电源完整性知识、EMC设计经验应用于实际项目设计中，对单板的高速信号、敏感信号进行SI仿真分析；对电源平面进行PI分析，减少电源噪声；根据以往的经验，对整个单板进EMC分析、设计；最终使该产品在使用塑料外壳（裸板）的情况下，通过欧洲CE CLASS B级认证。详细情况请看附件中的期刊，谢谢您的关注！

jiayansi · 发表于 2009-3-8 22:21:35

上海佳研仿真工作室期刊七
---------- 拓扑结构及阻抗对信号质量的影响

本文主要讨论了高速信号拓扑结构和阻抗控制对信号质量的影响，我们主要通过SI仿真验证信号拓扑结构和阻抗控制对信号质量保障的重要性。文中对常见的菊花链，星型拓扑结构进行仿真对比，从中比较两中拓扑结构对信号质量的影响。同时本文还对传输线多种阻抗的情况下，进行仿真对比，从中比较各种阻抗对信号质量的影响。详细情况请看附件，谢谢！

bluesoul · 发表于 2009-3-30 22:47:50

呵呵，支持一下下

jiayansi · 发表于 2009-6-28 22:04:02

上海佳研仿真设计工作室期刊八

――――DDRII总线静态时序分析报告

本文以一个实际的项目为背景，对该项目中MPC8568的DDRII接口进行静态时序分析，用于评估该接口的时序情况，指导PCB设计。本文阐述的是静态时序分析方法，主要是讲解整个DDRII接口时序分析的原理及简单的时序分析计算过程，这种方法适用于一般的接口时序分析，也是工程上最常见的分析方法。DDRII接口属于源同步时序，静态时序计算的公式可以简单的理解为：时序余量等于驱动芯片的输出有效窗口减去接收端芯片的输入有效窗口。当然在计算的过程中还要考虑串扰，ISI，SSN，走线不匹配等因素。这些因素理论上要通过严格的仿真分析得到，不过本文是静态时序计算，因此就简单的根据仿真经验评估这些因素。详细情况请看附件中的期刊，谢谢您的关注!

futejia2 · 发表于 2009-6-28 22:41:33

什么哦

weiatcl · 发表于 2011-6-26 04:47:43

一些同志，你们看资料了吗，就说好，我下载后看了下，就是简单几句话，等于什么都没说，还好意思说好资料

smic008 · 发表于 2011-6-26 09:09:25

打广告的，no good！

wjh123 · 发表于 2011-6-26 10:16:51

Thanks

【原创】EMC,信号完整性，电源完整性仿真期刊连载

浏览过的版块

站长推荐 /1