在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: kinglin

强烈推荐——芯片设计必须解剖的IP核(包含VHDL和Verilog代码)

[复制链接]
发表于 2010-11-14 10:51:44 | 显示全部楼层
好东西啊 谢谢
回复 支持 反对

使用道具 举报

发表于 2010-11-22 11:35:47 | 显示全部楼层
谢谢。。。。。。。。。
回复 支持 反对

使用道具 举报

发表于 2010-11-29 04:35:57 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2010-11-30 13:14:11 | 显示全部楼层
好呀,真是还有距离呀
回复 支持 反对

使用道具 举报

发表于 2011-4-28 15:01:11 | 显示全部楼层
啊!是VHD不是电路图形
回复 支持 反对

使用道具 举报

发表于 2011-7-19 23:33:57 | 显示全部楼层
Thanks
回复 支持 反对

使用道具 举报

发表于 2011-7-20 14:44:32 | 显示全部楼层
真是好东西啊~~~
回复 支持 反对

使用道具 举报

发表于 2011-7-22 14:09:11 | 显示全部楼层
thank you!!!
回复 支持 反对

使用道具 举报

发表于 2013-2-6 15:27:31 | 显示全部楼层
这几个都有什么区别啊?给说明一下啊
回复 支持 反对

使用道具 举报

发表于 2013-3-12 09:48:28 | 显示全部楼层
竟然报错,扣了分,下不了。。。。。。。。。。。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 09:27 , Processed in 0.016830 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表