设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 强烈推荐——芯片设计必须解剖的IP核（包含VHDL和Verilo ...
1 ...8910111213141516下一页
返回列表 发新帖
楼主: kinglin

强烈推荐——芯片设计必须解剖的IP核（包含VHDL和Verilog代码）

[复制链接]
发表于 2010-5-15 21:10:12 | 显示全部楼层
经典啊
回复 支持 反对

使用道具 举报

发表于 2010-5-16 09:55:39 | 显示全部楼层
hao dongd
回复 支持 反对

使用道具 举报

niuli
发表于 2010-5-16 14:28:15 | 显示全部楼层
好珍贵的资料，谢谢！
回复 支持 反对

使用道具 举报

puyuwei
发表于 2010-5-16 15:13:24 | 显示全部楼层
看看 ！
回复 支持 反对

使用道具 举报

puyuwei
发表于 2010-5-16 15:16:44 | 显示全部楼层
很好!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

denhua
发表于 2010-9-18 16:12:09 | 显示全部楼层
谢谢分享了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

denhua
发表于 2010-9-18 16:15:35 | 显示全部楼层
谢谢分享了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

denhua
发表于 2010-9-18 16:34:07 | 显示全部楼层
谢谢分享了
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2010-9-18 20:39:42 | 显示全部楼层
好东东
！！！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2010-9-18 21:01:28 | 显示全部楼层
收藏了。。多谢。
回复 支持 反对

使用道具 举报

下一页 »
1 ...8910111213141516下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-12 05:10 , Processed in 0.015887 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表