在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3692|回复: 3

请教在spectre中如何仿pll环路增益?

[复制链接]
发表于 2008-11-28 14:42:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各路高人,小弟初涉模拟IC,想请教一个关于pll的问题:用spectre工具如何仿pll的环路增益和相位裕度?
发表于 2008-11-28 15:34:53 | 显示全部楼层
试一试用spectrerf 的pss,如果不行的话就只能建莫型了
发表于 2008-11-29 19:14:42 | 显示全部楼层
只能建立模型把
用VERILOG_A
发表于 2024-10-11 17:36:12 | 显示全部楼层


yangruhui 发表于 2008-11-29 19:14
只能建立模型把
用VERILOG_A


有没有用verilog_A建模型的教程,大佬
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-24 13:03 , Processed in 0.016762 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表