前端设计的经典基础资料，学生必看！！

cnzhang · 发表于 2008-11-21 12:24:47

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我把一些比较好的资料打包贡献出来，希望对大家有用
Asynchronous & Synchronous Reset Design Techniques
Clock_Dividers_Made_Easy
Crossing the abyss: asynchronous signals in a synchronous world
multi clock domain
ten_commandments
Nonblocking Assignments in Verilog Synthesis, Coding Styles That Kill!
VHDL和Verilog 黄金参考手册
两个不相关时钟间的异步切换
Art of Writing TestBenches
FPGA设计方法（华为）
1st Place - Best Paper How To Successfully Use Gated Clocking in an ASIC design

[ 本帖最后由 cnzhang 于 2008-11-25 19:23 编辑 ]

cnzhang · 发表于 2008-11-22 11:49:08

自己顶

rop195 · 发表于 2008-11-25 08:19:46

下来看看，呵呵

maple7009 · 发表于 2008-11-25 10:15:57

看看~~~~~

xenolidar · 发表于 2008-11-25 20:59:08

资料不错

xuanmulidong · 发表于 2008-11-25 21:00:30

好东西啊，楼主好人

qiyue_k · 发表于 2008-11-25 22:37:36

Thanks!!!!!!

ssnn · 发表于 2008-11-26 17:20:41

11111111111

YBXIAOXU · 发表于 2008-11-26 20:15:53

顶一下

touchzb · 发表于 2008-11-29 23:54:33

hao dongxi.....
...

前端设计的经典基础资料，学生必看！！

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1