EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 【VERILOG】Verilog HDL硬件描述语言(精练版） ...

123 4 / 4 页下一页

楼主: sunward

【VERILOG】Verilog HDL硬件描述语言(精练版）

[复制链接]

huatiantian

发表于 2008-11-18 20:59:40 | 显示全部楼层

回复支持反对

andyzau

发表于 2008-11-18 21:49:19 | 显示全部楼层

kana kan xian

EETOP创芯人才网职位发布入口

回复支持反对

sunward

楼主| 发表于 2008-11-23 18:09:18 | 显示全部楼层

回复支持反对

sunward

楼主| 发表于 2008-11-27 10:54:13 | 显示全部楼层

EETOP创芯人才网职位发布入口

回复支持反对

sunward

楼主| 发表于 2008-12-7 21:04:26 | 显示全部楼层

EETOP创芯人才网简历投递入口

回复支持反对

laiyinhate

发表于 2009-1-6 10:23:12 | 显示全部楼层

eetopeetop

EETOP创芯人才网职位发布入口

回复支持反对

hitlin@tom.com

发表于 2009-1-6 11:04:19 | 显示全部楼层

OK

多谢分享

EETOP创芯人才网简历投递入口

回复支持反对

luyuan_0922

发表于 2009-4-21 20:08:01 | 显示全部楼层

eetop谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

luyuan_0922

发表于 2009-4-21 20:10:16 | 显示全部楼层

好东西谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

Tonyhai

发表于 2009-9-7 11:03:55 | 显示全部楼层

谢谢了

回复支持反对

123 4 / 4 页下一页

返回列表

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

GMT+8, 2024-11-18 06:00 , Processed in 0.021949 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

【VERILOG】Verilog HDL硬件描述语言(精练版）

OK

站长推荐 /1