在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3907|回复: 13

High-Level-Design For High-Speed-FPGA Devices

[复制链接]
发表于 2008-10-24 23:30:22 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Chapter 1 is Introduction. It includes the background, all the related
works and my contribution to the project.....
Chapter 2 is Optimization. In this chapter, I will focus on the techniques
for optimization. I will also demonstrate some techniques which can
automate the optimization process.....
Chapter 3 is Hardware Development. ...
Chapter 4 is Case Study : Gel Image Processing. ...

[ 本帖最后由 flyoxy 于 2008-10-25 22:38 编辑 ]

High Level Design For High Speed FPGA Devices.rar

176.46 KB, 下载次数: 41 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-10-25 00:24:21 | 显示全部楼层

thanks for that

thanks for that
发表于 2008-10-25 12:27:40 | 显示全部楼层
没用,太简单了八
发表于 2008-10-25 12:28:27 | 显示全部楼层
没用,太简单了八
发表于 2008-10-25 15:45:40 | 显示全部楼层
www3.imperial.ac.uk/pls/portallive/docs/1/18619764.PDF
 楼主| 发表于 2008-10-25 23:00:15 | 显示全部楼层
适用广。。
发表于 2008-10-27 16:24:44 | 显示全部楼层
垃圾鉴定完毕!!!
发表于 2008-10-27 21:41:25 | 显示全部楼层
看了,很有帮助。
发表于 2008-10-28 13:53:24 | 显示全部楼层
不錯的文章感謝分享
发表于 2008-10-31 20:50:26 | 显示全部楼层
不错,多谢分享啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-25 08:11 , Processed in 0.027019 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表