在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 5275|回复: 3

[求助}: 怎样用Verilog实现大数求模

[复制链接]
发表于 2008-10-20 09:54:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如:a%b
a和b都是256位的二进制数;且a,b是作为参数从其他地方传递过来

用C语言表示大概的情况如下:
int mod (int a, int b){
while (a>b) a=a-b;
return a;
}

以上C代码不能直接翻译成verilog代码,原因有:
可综合性verilog代码 不支持while; 计算机不支持256位的大数直接求模...

期待eetop网友帮忙出出主意!
头像被屏蔽
发表于 2008-10-20 22:38:29 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-10-21 13:22:26 | 显示全部楼层
用LFSR应该可以实现。
发表于 2013-4-9 17:13:30 | 显示全部楼层
同求,有人知道吗???!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 06:27 , Processed in 0.024094 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表