设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 请问如何将MAXPLUSII中的原理图设计文件自动转换为VERIL ...

发新帖

查看: 3029|回复: 4

请问如何将MAXPLUSII中的原理图设计文件自动转换为VERILOG代码？

发表于 2003-12-6 15:30:46 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问如何将MAXPLUSII中的原理图设计文件自动转换为VERILOG代码？

相关帖子

回复

发表于 2003-12-17 21:37:07 | 显示全部楼层

请问如何将MAXPLUSII中的原理图设计文件自动转换为VERILOG代码？

不可能的

回复支持反对

发表于 2003-12-17 22:51:48 | 显示全部楼层

请问如何将MAXPLUSII中的原理图设计文件自动转换为VERILOG代码？

MPII到是不行。有其他工具可以把你画的通用电路图转换为通用逻辑的verilog，然后你map到MPII去应该可以的吧。

回复支持反对

发表于 2003-12-18 09:06:40 | 显示全部楼层

请问如何将MAXPLUSII中的原理图设计文件自动转换为VERILOG代码？

QUARTUS可以

回复支持反对

发表于 2003-12-18 11:12:51 | 显示全部楼层

请问如何将MAXPLUSII中的原理图设计文件自动转换为VERILOG代码？

是吗！！我没发现这个功能啊，回去试一下

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-15 11:16 , Processed in 0.019957 second(s), 10 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表