设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital VLSI Design with Verilog(经典数字设计书) ...

1 2 3 4 567 / 7 页下一页

发新帖

楼主: henryliu

Digital VLSI Design with Verilog(经典数字设计书)

发表于 2012-12-10 14:32:54 | 显示全部楼层

顶好东西谢谢楼主

回复支持反对

发表于 2013-1-24 12:25:39 | 显示全部楼层

这本完整又清晰，谢谢

回复支持反对

发表于 2013-1-27 12:05:29 | 显示全部楼层

谢谢了

回复支持反对

发表于 2013-5-19 12:44:05 | 显示全部楼层

haodonxiing a

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-5-19 22:54:27 | 显示全部楼层

回复 3# henryliu

谢拉

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-5-21 23:16:21 | 显示全部楼层

感谢分享

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2013-7-12 09:33:11 | 显示全部楼层

thank you ,it is good

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2013-9-18 09:46:19 | 显示全部楼层

thanks a lot

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2014-12-31 08:16:15 | 显示全部楼层

下完必顶！！！！！1

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2015-1-26 22:06:56 | 显示全部楼层

非常好的资料感谢分享

回复支持反对

1 2 3 4 567 / 7 页下一页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-4-29 02:19 , Processed in 0.030192 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表