在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
12
返回列表 发新帖
楼主: andyjackcao

ESD 高压保护问题请教

[复制链接]
发表于 2008-10-10 01:34:19 | 显示全部楼层
your diode b will not be broken, because your nhv should be floating, and in your circuit, the path from pad to vssd includes two parrel ones, one include diode A and pmos, another includes diode b and nmos. Obviously if the pad is positive high voltage, the diode a and pmos is the forward path, and is much easier to be turned on.
发表于 2008-10-10 09:22:26 | 显示全部楼层


原帖由 adanshen 于 2008-10-10 01:34 发表
your diode b will not be broken, because your nhv should be floating, and in your circuit, the path from pad to vssd includes two parrel ones, one include diode A and pmos, another includes diode b an ...


A路的pmos也是反向diode击穿保护,两路谁先导通不好说吧,还跟管子面积、版图、电容分布有关系
只要不是内部电路出问题都比较好解决
 楼主| 发表于 2008-10-10 21:12:55 | 显示全部楼层


原帖由 guonanxiang 于 2008/10/10 09:22 发表

A路的pmos也是反向diode击穿保护,两路谁先导通不好说吧,还跟管子面积、版图、电容分布有关系
只要不是内部电路出问题都比较好解决



在输出驱动部分,我把容易击穿的高压NMOS管用电阻隔离开,

只是DIODE_B面积有限,击穿电压又比高压PMOS管的触发电压要低,

且高压PMOS管触发后,没有骤回,所以PAD上的电压还会继续上升
 楼主| 发表于 2008-10-10 21:19:52 | 显示全部楼层


原帖由 adanshen 于 2008/10/10 01:34 发表
your diode b will not be broken, because your nhv should be floating, and in your circuit, the path from pad to vssd includes two parrel ones, one include diode A and pmos, another includes diode b an ...



Thanks very much for your advice;

indeed, there are 2 parrel ESD  path which are  diode A to PMOS and diode B to PMOS;

and they are BV for ESD protection, one for the positive ,the other is for the negative;

althougth diode A is easy to turn on, yet the PMOS for ESD isn't snapback, so the voltage in the PAD will continue to

increase. Except the voltage on the each side of the diode B increases synchronously

Thus, I think the diode B is in danger as well

[ 本帖最后由 andyjackcao 于 2008-10-10 21:23 编辑 ]
发表于 2008-10-11 09:27:06 | 显示全部楼层


原帖由 andyjackcao 于 2008-10-10 21:12 发表


在输出驱动部分,我把容易击穿的高压NMOS管用电阻隔离开,

只是DIODE_B面积有限,击穿电压又比高压PMOS管的触发电压要低,

且高压PMOS管触发后,没有骤回,所以PAD上的电压还会继续上升



加电阻隔离ESD肯定没问题了,只是有个IR的压降
我觉得可以在PMOS管的gate和PHV之间加个电阻,在ESD瞬间PMOS管沟道导通
这样有可能可以降低PMOS的触发电压
 楼主| 发表于 2008-10-11 15:51:18 | 显示全部楼层


原帖由 guonanxiang 于 2008/10/11 09:27 发表


加电阻隔离ESD肯定没问题了,只是有个IR的压降
我觉得可以在PMOS管的gate和PHV之间加个电阻,在ESD瞬间PMOS管沟道导通
这样有可能可以降低PMOS的触发电压



十分感谢你的建议,我准备加个10k以上的POLY电阻,应该够了吧
发表于 2008-10-12 21:29:31 | 显示全部楼层
不懂,帮顶。
发表于 2008-10-13 09:36:10 | 显示全部楼层


原帖由 andyjackcao 于 2008-10-11 15:51 发表


十分感谢你的建议,我准备加个10k以上的POLY电阻,应该够了吧



应该够了,时间常数有差不多100ns了,看你的PHV是个周期信号,不知道对你的电路功能有没有影响
 楼主| 发表于 2008-10-13 20:05:41 | 显示全部楼层


原帖由 guonanxiang 于 2008/10/13 09:36 发表


应该够了,时间常数有差不多100ns了,看你的PHV是个周期信号,不知道对你的电路功能有没有影响



影响很小,这个问题仿佛也没有更好的办法了,

曾经想用LVSCR结构保证ESD触发电压比DIODE_B的击穿电压更低,

但此工艺的高压二极管的节并不强健,不能足以提供初始化电流,

所以转而选用高压PMOS管来保护了;

谢谢谢谢
发表于 2012-2-1 23:13:23 | 显示全部楼层
达到了33v,也未必一下子坏吧,也要时间
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 14:54 , Processed in 0.021175 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表