在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3673|回复: 4

请教时序仿真没问题,COLD的控制就是不起作用

[复制链接]
发表于 2008-9-20 10:18:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
用EPM570T100C5做AD9956的频合器芯片的控制,连接了三个片子,都是往SDI,SCLK,CS,I/Oupdate,这几个腿写串行控制字,,时序仿真没问题,管脚分配也对,下载也正确。用示波器在AD9956对应管脚上能观察到控制信号,电平也对,CPLD的控制就是不起作用。由于没有数字存储示波器,所以没法验证时序。可是我的CPLD时钟只有30MHz,分频后给AD9956的SCLK只有1MHz,硬件应该不会有什么干扰毛刺之类的吧。AD9956的控制字以前用单片机写过,用的挺好,就换了CPLD就不行了,折腾了一个多月了。
    求教各位高手会是哪里的问题啊!
 楼主| 发表于 2008-9-21 20:27:43 | 显示全部楼层
有人遇到过类似问题吗
发表于 2008-9-22 16:48:58 | 显示全部楼层
直接拿示波器看看对应管脚的波形试试,选个电平触发。
发表于 2008-9-24 20:17:18 | 显示全部楼层
可能还是时序的问题。

先验证sclk满足需求,然后用示波器的两个通道,以sclk来验证其它信号。
会搞定的!

以前我写串行接口的18B20也折腾了好几天。
发表于 2008-9-24 21:49:02 | 显示全部楼层
示波器好好查看吧,估计是有地方不细心的问题。你提供大家可以找问题的前提太少。有没有另一块板子测试?读出ad寄存器的值比较看看;如果设备要求安全性高,一般都得写了之后读来校验,不一致还要重写。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-15 20:57 , Processed in 0.020355 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表