在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 5687|回复: 19

数据线之间coupling严重,怎么解决好?

[复制链接]
发表于 2008-9-11 01:19:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
有一组总线,有一根线是CLOCK。由于他们之间的coupling严重,在某种数据的组合下,clock被严重distorted,这个导致客户端得到一个错误的clock。怎样去除这个coupling?clock frequency is 25MHz
发表于 2008-9-11 15:25:44 | 显示全部楼层
这个问题我也遇到过,没有接信号的通道也一样有信号出来。后来都接地了,可是效果还是不好,望高手指点
发表于 2009-1-17 05:38:16 | 显示全部楼层
use ground shielding. If not useful, then do conduit.
发表于 2009-1-17 13:20:47 | 显示全部楼层
设计成阻抗匹配的传输线,microstrip or stripline。一般线间距大于2x线宽(时钟要更大点),阻抗匹配(50ohm匹配传输线),应该不会产生明显干扰。
另外,输入阻抗高也容易coupling。输入端加个对地电阻试试。

[ 本帖最后由 sun_ic 于 2009-1-17 13:22 编辑 ]
发表于 2009-2-25 16:11:27 | 显示全部楼层
插入电源线屏蔽(片内)
发表于 2009-2-28 05:57:58 | 显示全部楼层
It could be many issues: termination, impedance match, distances between traces, split return path(split ground plane), etc.
发表于 2009-3-1 00:09:45 | 显示全部楼层
agree. separate trace with longer distance and even place a ground shield trace around the clock.
发表于 2009-3-2 15:00:25 | 显示全部楼层
fine tune the series damping resistor at CLK line
发表于 2009-4-25 12:27:04 | 显示全部楼层


原帖由 ethanlee 于 2008-9-11 01:19 发表
有一组总线,有一根线是CLOCK。由于他们之间的coupling严重,在某种数据的组合下,clock被严重distorted,这个导致客户端得到一个错误的clock。怎样去除这个coupling?clock frequency is 25MHz



对于去耦合的方法很多很多:增加耦合线之间的距离,减小走线和参考平面之间的距离,短接匹配,走线之间用地线包一下,过孔地,还有从电路设计上做去耦合等等
发表于 2009-4-25 12:28:31 | 显示全部楼层
学习了~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-1-11 23:52 , Processed in 0.025592 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表