在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5194|回复: 10

FPGA 设计全流程

[复制链接]
发表于 2008-9-6 09:00:53 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
FPGA 设计全流程:Modelsim>>Synplify.Pro>>ISE
第一章  Modelsim 编译 Xilinx 库
第二章  调用 Xilinx CORE-Generator
第三章  使用 Synplify.Pro 综合 HDL 和内核
第四章  综合后的项目执行
第五章  不同类型结构的仿真

Xilinx的FPGA设计全流程:Modelsim-》Synplify.Pro-》ISE.rar

213.63 KB, 下载次数: 50 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2008-9-6 13:21:26 | 显示全部楼层
正需要这样得资料呢!谢谢。
发表于 2008-9-8 09:42:09 | 显示全部楼层
先收藏起来
头像被屏蔽
发表于 2008-9-8 10:26:07 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2008-9-12 17:28:01 | 显示全部楼层
才刚学,下下来看看。
发表于 2008-9-12 17:44:40 | 显示全部楼层
下来看看,谢谢!
发表于 2008-12-9 13:30:11 | 显示全部楼层
才刚学,下下来看看。
发表于 2008-12-13 17:06:15 | 显示全部楼层
下来看看把,不知道怎么样
发表于 2008-12-13 18:02:46 | 显示全部楼层
xiexie louzhu
发表于 2009-7-13 14:30:55 | 显示全部楼层
好东东啊。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 12:43 , Processed in 0.092052 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表