想问问IC验证的相关流程

hent_yang

问得太广了，验证涉及的面比较多，从语言，到工具以及方法等

chienw

如果你问的是逻辑IC,最简单的就是用verilog/vhdl. 本来这两种语言就是用来验证逻辑设计的。
流程如下：
1）用 verilog/VHDL RTL描述你的设计。
2）用 verilog/VHDL 把你的系统建出来，包括连线等。
3）CLK. RST，及激励信号的产生。
4）仿真及检查结果。

peakylee

恩，这个题目切实太范了。。不好说。

neptune1983

synopsys vcs 或是
cadence incisive

wangfang221

一般的流程是先定spec，然后验证的根据spec写testplan。设计人就想结构。然后就是设计人员写设计代码。验证人员写验证代码。写完以后大家连在一起跑。然后debug。这个时候两边都有可能有错误。这是一个相互debug的过程。之后仿得差不多了，就可以综合了。验证的还是继续仿真，仿大量的随机情况。等网表回来了，就可以门仿了。之后差不多就跑回归，跑覆盖率了。基本上就是这样一个流程了。不过现在很多都用vip了，所以要写的代码也比较少，正确性也比较高。主要精力都放在testcase上面了。

attiii

数字还是模拟？ 代码还是电路

wdtfjfe

回复 16# wangfang221


    顶~~~~~~~~~~~~

xiexinpeng84

是吗：：：：：：？

swjwjzd

too naive at that time