设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UltraEdit-32 SystemVerilog高亮文件

1 2 3 4 5 678 9 10 / 10 页下一页

返回列表发新帖

楼主: chkmin

UltraEdit-32 SystemVerilog高亮文件

发表于 2010-12-10 22:09:35 | 显示全部楼层

keep it up, thx.

回复支持反对

使用道具举报

发表于 2010-12-10 22:58:19 | 显示全部楼层

详细介绍一下啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-2-24 22:52:19 | 显示全部楼层

　再次谢谢

回复支持反对

使用道具举报

发表于 2011-2-27 01:52:09 | 显示全部楼层

thank u

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-5-25 22:08:46 | 显示全部楼层

谢谢下来看看

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-6-1 13:03:46 | 显示全部楼层

谢谢，好有用

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-8-8 02:50:26 | 显示全部楼层

怎么下不了？

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2011-8-9 15:50:04 | 显示全部楼层

还是觉得ultraedit顺手

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2011-9-8 11:11:30 | 显示全部楼层

回复 1# chkmin

thanks man

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2012-3-3 15:54:10 | 显示全部楼层

回复 1# chkmin

不错挺好用的

回复支持反对

使用道具举报

1 2 3 4 5 678 9 10 / 10 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-25 04:37 , Processed in 0.016438 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表