设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › UltraEdit-32 SystemVerilog高亮文件

1 2 3 456 7 8 9 10 / 10 页下一页

返回列表发新帖

楼主: chkmin

UltraEdit-32 SystemVerilog高亮文件

发表于 2010-5-10 12:14:16 | 显示全部楼层

不错，工具很重要

回复支持反对

使用道具举报

发表于 2010-6-10 11:16:30 | 显示全部楼层

谢谢lz分享了啊

回复支持反对

使用道具举报

发表于 2010-6-10 21:10:50 | 显示全部楼层

3Q
谢了哈！

回复支持反对

使用道具举报

发表于 2010-6-10 21:11:46 | 显示全部楼层

谢谢了，不错的

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-6-17 19:53:17 | 显示全部楼层

想要啊

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-6-22 15:45:08 | 显示全部楼层

Thanks for sharing!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-3 17:21:57 | 显示全部楼层

Thanks for sharing!

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-6 13:58:02 | 显示全部楼层

这也要收费啊

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2010-7-7 21:02:38 | 显示全部楼层

好贴，支持啊~~

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2010-7-15 08:15:29 | 显示全部楼层

自己写的？

回复支持反对

使用道具举报

1 2 3 456 7 8 9 10 / 10 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-8-25 06:05 , Processed in 0.018393 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表