在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3402|回复: 6

IOB,BUFG话题

[复制链接]
发表于 2003-11-21 09:55:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请问在Verilog代码的顶层文件中怎样去加IOB,BUFG等,语法格式是怎样的?
总共有多少类型?在哪里可以找到相关资料?
另外,如果是ASIC而不是FPGA,那些IOB,BUFG还需要么?是不是要换成ASIC工艺
库中的与此类似的东西?
发表于 2003-11-21 11:00:16 | 显示全部楼层

IOB,BUFG话题

XILIN 的 IOB 属于一个模块结构,是由IO,和DFF组成的,一般情况下,你只用到IO,J举个例子,可以这样写 OBUF (.I( ) , .O( ) );
BUFG 是一个BUF,用于连接到全局时钟。
在ASIC设计时,IO应该按后端厂商所提供的库格式来写。
BUFG不会用到,但是需要告诉后端厂商,需要生成CLOCK TREE
 楼主| 发表于 2003-11-21 14:04:29 | 显示全部楼层

IOB,BUFG话题

多谢坛主,什么时候我才能坐上你的这个位置,差距呀!~
发表于 2012-3-2 17:08:58 | 显示全部楼层
还有BUFG_MUX 做门控时钟的,怎么在代码中使用啊
发表于 2012-3-5 09:17:24 | 显示全部楼层
看模板,ise中有
发表于 2012-4-4 22:48:00 | 显示全部楼层
  这块还是有一些不明白
发表于 2012-4-6 23:41:48 | 显示全部楼层
回楼上.
BUFG后面带了个完整的时钟树,全局的BUFG,时钟树可达每个DFF.
BUFG是FPGA里面唯一能做到low skew时钟树的.所以是同步电路设计中必须要用的.
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-3 16:28 , Processed in 0.020595 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表