在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2227|回复: 1

请求高手指点:关于spectreverilog仿真的问题

[复制链接]
发表于 2008-8-18 15:19:58 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我用spectreverilog仿一个混合信号电路,模拟部分是schematic,数字部分是verilog代码

电路已经搭好了,config也做了,IE也设好了,自己感觉设的没有问题,
但是一仿真就这样:
*USRERR: Net net040<3>, in module VCO_all, lib hsc_863, view schematic requires the generation of Hierarchical Interface Element (IE) inside a cellview having the view name that is a member of the analog or digital stop view set. Such an IE will be ignored by the simulator. Please change your design to avoid this limitation.

我在partitioning options里面设的是:
Analog stop view list: spectre schematic
digital stop view list: symbol verilog functional

请求高手指点,是哪里出了问题?
万分感激!!!!!!!!!!!!!!!!!!!!!!!
发表于 2010-6-29 22:31:27 | 显示全部楼层
新手帮顶,祝早日解决
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-25 10:11 , Processed in 0.020096 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表