见鬼了,我控制的SDRAM内存条就是读不出数据来?

atuhappy · 发表于 2004-7-15 15:58:12

mt48lc8m16a2.v只是个仿真模型
不能被综合的

yuzhicai · 发表于 2004-7-15 19:32:18

I have done some verification with SDRAM verilog models from macro and samsung. All the models can be used.

shallyliao · 发表于 2004-7-16 09:05:13

那斑主的意思是我只要直接使用这个模型就可以直接做仿真了吗？

atuhappy · 发表于 2004-7-16 11:05:11

是的

honger · 发表于 2004-7-16 14:17:04

坛主能不能赐教一二，我在做SDRAM的控制设计，采用EPF10K30AQC240－3控制HY57V643220CT，已经调试了很长时间都没能通过，请指点迷津！谢过了先！

atuhappy · 发表于 2004-7-16 14:51:14

说的太笼统
不知道怎么帮你

honger · 发表于 2004-7-16 16:41:08

是这样的：
1.对SDRAM的初始化如何操作？我的做法：等时钟电源稳定、对所有的存储体预充电、8个连续的自动刷新、模式寄存器设置，每个操作命令之后都是空操作。
2.SDRAM的初始化过程中DQM是否一定要置高？我已经接地。
3.SDRAM的读写操作，每次的写命令和读命令之后是否要进行充电和刷新操作？我设置的是页模式读写，控制方式安白皮书操作。
4.能否指点一下用Verilog HDL实现的方法：外部时钟35Mhz，存储1024*768*24Bits，器件见上。
多谢！！