设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Writing Testbenches using SystemVerilog
返回列表 发新帖
查看: 1737|回复: 3

Writing Testbenches using SystemVerilog

[复制链接]
jeffhaixiao
发表于 2008-8-11 18:11:54 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
Writing Testbenches using SystemVerilog

Writing Testbenches using SystemVerilog.pdf

2.02 MB, 下载次数: 22 , 下载积分: 资产 -2 信元, 下载支出 2 信元
回复

举报

leonqin
发表于 2008-8-12 09:16:07 | 显示全部楼层
图全吗,借的有的版本不全
回复 支持 反对

举报

dante5323
发表于 2008-10-10 15:43:37 | 显示全部楼层
版上有的版本不全啊！希望這個可以是完整版的。
回复 支持 反对

举报

linglingfa
发表于 2011-6-29 14:07:53 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-21 01:25 , Processed in 0.015991 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表