阈值电压为什么会变化？

sokiphon · 发表于 2017-3-14 14:25:27

有些影响因素没有在公式中

18351923586 · 发表于 2017-3-16 14:31:18

什么是衬偏效应[url=]
编辑[/url]
而对于MOS-IC而言，在工作时，其中各个MOSFET的衬底电位是时刻变化着的，若对器件衬底的电位不加以控制的话，那么就有可能会出现场感应结以及源-衬底结出现正偏的现象；一旦发生这种现象时，器件和电路的沟道导电作用即告失效。所以，对于IC中的MOSFET，需要在衬底与源区之间加上一个适当高的反向电压，以使得场感应结始终保持为反偏状态，该所加的电压就称为衬偏电压，这样一来即可保证沟道始终能够正常导电。简言之，衬偏电压就是为了防止MOSFET的场感应结以及源结和漏结发生正偏、而加在源-衬底之间的反向电压。
由于加上了衬偏电压的缘故，即会引起若干影响器件性能的现象和问题，这就是衬偏效应（衬偏调制效应），又称为MOSFET的体效应。
同时，这种衬偏电压的作用，也就相当于是一个JFET的功能——沟道-衬底的场感应p-n结作为栅极，从下面来控制MOSFET的输出电流Ids。所以，对于加有衬偏电压的MOSFET，从工作本质上来说，可看成是由一个MOSFET和一个JFET并联而成的器件，只不过其中JFET的作用在此特别称为MOSFET的体效应而已。这就是说，加上衬偏电压也就相当于引入了一个额外的JFET。

衬偏效应对器件性能的影响：[url=]
编辑[/url]

①阈值电压升高
MOSFET在出现沟道（反型层）以后，虽然沟道下面的耗尽层厚度达到了最大（这时，栅极电压即使再增大，耗尽层厚度也不会再增大）；但是，衬偏电压是直接加在源-衬底之间的反向电压，它可以使场感应结的耗尽层厚度进一步展宽，并引起其中的空间电荷面密度增加，从而导致器件的阈值电压VT升高。而阈值电压的升高又将进一步影响到器件的Ids及其整个的性能，例如栅极跨导降低等。衬底掺杂浓度越高，衬偏电压所引起的空间电荷面密度的增加就越多，则衬偏效应就越显著。例如，p阱-CMOS中的n-MOSFET，它的衬偏效应就要比p-MOSFET的严重得多。

②沟道电阻增大
由于衬偏电压将使场感应结的耗尽层厚度展宽、空间电荷面密度增加，所以，当栅极电压不变时，衬偏电压就会使沟道中的载流子面电荷密度减小，从而就使得沟道电阻增大，并导致电流减小、跨导降低等。

③产生背栅调制作用
当MOSFET在动态工作时，源极电位是不断在变化着的，则加在源-衬底之间的衬偏电压也将相应地随着而不断变化；这就产生所谓背栅调制作用，即呈现出一定JFET的功能。

④产生衬底电容
由于衬偏电压会引起背栅调制作用，使得沟道中的面电荷密度随着源极电位而发生变化，即产生了一种电容效应，这个电容就称为衬偏电容。衬偏电容的出现即将明显地影响到器件的开关速度。

⑤输出电阻降低
由于MOSFET在加有衬偏电压时，即将增加一种背栅调制作用，从而就额外产生出一个与此背栅调制所对应的交流电阻；于是，这就将使得器件的总输出电阻降低，并导致电压增益下降。所以，减小衬偏效应将有利于提高电压增益。

减弱或消除衬偏效应的措施[url=]
编辑[/url]
①降低衬底的掺杂浓度，或者减小氧化层厚度（增强栅极的控制能力）。
②把源极和衬底短接起来。这可以完全消除衬偏效应的影响，但是这需要电路和器件结构以及制造工艺的支持，并不是在任何情况下都能够做得到的。例如，对于p阱CMOS器件，其中的n-MOSFET可以进行源-衬底短接，而其中的p-MOSFET则否；对于n阱CMOS器件，其中的p-MOSFET可以进行源-衬底短接，而其中的n-MOSFET则否。
③改进电路结构来减弱衬偏效应。例如，对于CMOS中的负载管，若采用有源负载来代替之，即可降低衬偏调制效应的影响（因为当衬偏效应使负载管的沟道电阻增大时,有源负载即提高负载管的VGS来使得负载管的导电能力增强）。

V百科往期回顾

登录/注册后可看大图

[url=]
[/url][url=]
[/url]

阈值电压为什么会变化？

浏览过的版块

站长推荐 /2