设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › [求助]
返回列表 发新帖
查看: 3481|回复: 3

[求助]

[复制链接]
zhzero
发表于 2003-11-12 15:26:59 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
在用verilog进行FPGA程序设计时，如何控制波形的上升沿和下降沿的时间?
程序设计

相关帖子
回复

举报

bravelu
发表于 2003-11-12 16:34:59 | 显示全部楼层

[求助]

能说一个具体点的情况吗？这个太抽象了。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

zhzero
 楼主| 发表于 2003-11-12 16:49:01 | 显示全部楼层

[求助]

我的意思是说有没有什么通用的方法尽量减少上升沿和下降沿的时间。让其在某一个范围内，比如要求上升沿和下降沿的时间小于20ns。
回复 支持 反对

举报

bravelu
发表于 2003-11-12 22:26:10 | 显示全部楼层

[求助]

你说的是上升沿和就下降沿之间的时间还是上升沿或下降沿本身的上升或下降时间？
如果是前者，没有什么通用的办法，你要自己控制沿的位置，如果是后者那就你的信号的负载有关，不过一般fpga内部信号上升和下降沿的时间都在20ns以内。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-6-30 01:56 , Processed in 0.123376 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表