XC2S100中的全局时钟的使用

yybinliu · 发表于 2003-11-12 14:57:10

您需要登录才可以下载或查看，没有账号？注册

x

请问在XC2S100中的全局时钟可以随意分配吗?
我在使用UCF来定义GCLK0来作为时钟输入,但是并没有起效,在floorplan design中观察,GCLK0并没有被分配.
如何才能把全局时钟输入用起来呢?

bravelu · 发表于 2003-11-12 16:42:58

我不知道你想怎么指定？如果是输入脚上，那么只有固定的4个引脚可以加。如果是芯片内部的中间信号，你可以直接在源代码中例化bufg这个器件来使用。

yybinliu · 发表于 2003-11-13 08:54:29

程序如下,如何把CLK0分配到GCLK0:
module pwm (CLKIN, CLK0);
input CLKIN;
output CLK0;
assign CLK0 = CLKIN;
endmodule

arena · 发表于 2003-11-13 09:56:04

例化一个BUFGP就可以了。

yybinliu · 发表于 2003-11-13 13:23:35

但这样也不行啊
module pwm (CLKIN, CLK0);
input CLKIN;
output CLK0;
wire CLKIN_w;
IBUFG clkpad (.I(CLKIN), .O(CLKIN_w));
assign CLK0 = CLKIN_w;
endmodule

bravelu · 发表于 2003-11-13 17:55:16

如果用ibufg的话，CLKIN只能定义在少数几个管脚上。请检查一下你的管脚定义文件。

speed · 发表于 2003-12-20 01:03:07

IBUFG说明对应的是全局时钟管脚，BUFG对应的是全局时钟网络